PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-295684

(43) Date of publication of application: 29.10.1999

(51)Int,CI.

G02F 1/133

G09G 3/36

(21)Application number : 10-

(71)Applicant : SEIKO

101571

INSTRUMENTS INC

(22)Date of filing:


13.04.1998 (72)Inventor: INOUE SHIGETO

SHIOURA TETSUO

(54) PROTECTION CIRCUIT FOR LCD CONTROLLER IC

(57) Abstract:

PROBLEM TO BE SOLVED: To attain prevention of electrostatic discharge failure by providing a resistor between a normally OFF NMOS transistor and an input gate circuit and providing a third normally OFF PMOS and a fourth normally OFF NMOS just in front of input circuit. SOLUTION: A resistor 6 higher than 200 Ω is inserted between first and second normally OFF NMOS transistors 2 and 3 and an input inverter circuit 7. Further, between the resistor 6 and the input inverter circuit 7, a third normally OFF



PMOS transistor 4 is arranged on the side of Vdd and a fourth normally OFF NMOS transistor 5 is arranged on the side of Vss. The first and second normally OFF transistors let most of charges on an IC flow through the avalanche breakdown of drains or the forward operation of diodes. The resistor 6 between the first and second normally OFF transistors and between the third and fourth normally OFF transistors delays charges at the gate electrode of the transistor so as not to immediately move it to the input circuit.

· -LEGAL STATUS

[Date of request for examination] 18.05.1999 [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for

[Date of final disposal for application]

[Patent number]

3140419

[Date of registration]

15.12.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

르는 하게 되어 하고 병 니 - 295684호(1999.10.29) 1부.

(10)日本国特别计(JP)

(12) 公開特許公報(A)

(1) 特別田田公民等等 特別平11—295684

(41)公居日 平成11年(1990)10月20日

(51) ht.Cl4 GO 2 F 1/188

GD 9 G 8/88

BOS BOS FI

G03F 1/188 G09G 1/88

605

\$.

審查體表 有 競求架の数2 OL (全 4 E)

(21) 出票净号

传票于18-101571

日開田(225)

平成10年(1998) 4月18日

(71) 出版人 000009885

セイコーインスツルメンツ株式会社 千葉集千葉市美術区中観1丁目8番地

(72)発明者 井上 牌人

干學原子學也美麗試中鐵1丁四名報出 七

イコーインスツルメンツ株式会社内

(74)発明者 紫維 哲學

千葉原子集中美術医中報1丁四8名類 セ

イコーインスツルメンツ株式全社内

(74)代差人 非截止 非 收之勒


(54) 【発明の名称】 LCDコントローラー【Cの登録回答

(\$7) [要約]

LCDコントローラーICの保護局路において大電流を 逃がすノーマリオフトランジスタと入力回路のゲート電 経の低端の移動を妨けるための抵抗と、この電筒を逃が すためのノーマリオフトランジスタからなる入力保険局 路。

【課題】 LCDモジュールに実装されるコントローラー LCの静電磁線対策。

【解決手段】 入力パッドに規模し、第1、第2ノーマリーオフ型のNMOSトランジスタと、核ノーマリーオフ型のNMOSトランジスタとMOSトランジスタからなる入力回路の間に配置された抵抗と、第3ノーマリーオフ型のPMOSトランジスタ、第4ノーマリーオフ型のNMOSトランジスタ。



4-1